| ISBN/价格： | 978-7-5606-3858-4:CNY53.00 |
|---|
| 作品语种： | chi |
|---|
| 出版国别： | CN 610000 |
|---|
| 题名责任者项： | Verilog HDL数字集成电路高级程序设计/.蔡觉平[等]编著 |
|---|
| 出版发行项： | 西安:,西安电子科技大学出版社:,2015.10 |
|---|
| 载体形态项： | 464页:;+图:;+26cm |
|---|
| 一般附注： | 高等学校电子信息类“十三五”规划教材 西安电子科技大学研究生精品教材 |
|---|
| 提要文摘： | 本书系统介绍了Verilog HDL程序设计方法，明确了数字可综合逻辑设计和测试仿真程序设计在Verilog HDL语言中的不同，通过对典型的组合逻辑电路、时序逻辑电路、混合电路和测试程序的设计举例，较为完整地介绍了Verilog HDL语言在数字集成电路中的设计方法。 |
|---|
| 并列题名： | Verilog HDL advanced digital integrated circuit design eng |
|---|
| 题名主题： | 数字集成电路 电路设计 高等学校 教材 |
|---|
| 题名主题： | VHDL语言 程序设计 高等学校 教材 |
|---|
| 中图分类： | TN431.2 |
|---|
| 中图分类： | TP312VH |
|---|
| 个人名称等同： | 蔡觉平 编著 |
|---|
| 个人名称等同： | 翁静纯 编著 |
|---|
| 个人名称等同： | 褚洁 编著 |
|---|
| 记录来源： | CN 百万庄 20151201 |
|---|