书目信息 机读格式(MARC)
数字系统设计与Verilog HDL
| ISBN/价格： | 978-7-121-30097-4:CNY49.90 |
|---|---|
| 作品语种： | chi |
| 出版国别： | CN 110000 |
| 题名责任者项： | 数字系统设计与Verilog HDL/.王金明编著 |
| 版本项： | 第6版 |
| 出版发行项： | 北京:,电子工业出版社:,2016.10 |
| 载体形态项： | xi, 390页:;+图:;+26cm |
| 提要文摘： | 本书根据EDA课程教学要求，以提高数字设计能力为目的，系统阐述FPGA数字系统开发的相关知识，主要内容包括EDA技术概述、FPGA/CPLD器件、Verilog硬件描述语言等。全书以Quartus Prime、Synplify Pro软件为平台，以Verilog—1995和Verilog—2001语言标准为依据，以可综合的设计为重点，通过大量经过验证的数字设计实例，阐述数字系统设计的方法与技术，由浅入深地介绍Verilog工程开发的知识与技能。 |
| 题名主题： | 数字集成电路 VHDL语言 电路设计 计算机辅助设计 |
| 中图分类： | TP271 |
| 中图分类： | TP312VH |
| 中图分类： | TN431.202 |
| 个人名称等同： | 王金明 编著 |
| 记录来源： | CN 北京新华书店首都发行所有限公司 20170102 |