| ISBN/价格： | 978-7-121-42773-2:CNY59.00 |
|---|
| 作品语种： | chi eng |
|---|
| 出版国别： | CN 110000 |
|---|
| 题名责任者项： | Verilog HDL数字设计与综合/.(美)Samir Palnitkar著/.夏宇闻，胡燕祥，刁岚松等译 |
|---|
| 出版发行项： | 北京:,电子工业出版社:,2022.01 |
|---|
| 载体形态项： | 10,296页:;+图:;+26cm |
|---|
| 丛编项： | 国外电子与通信教材系列 |
|---|
| 提要文摘： | 本书从用户的角度全面阐述了Verilog HDL语言的重要细节和基本设计方法，并详细介绍了Verilog 2001版的主要改进部分。本书重点关注如何应用Verilog语言进行数字电路和系统的设计和验证，而不仅仅讲解语法。全书从基本概念讲起，并逐渐过渡到编程语言接口以及逻辑综合等高级主题。 |
|---|
| 并列题名： | Verilog HDL a guide to digital design and synthesis eng |
|---|
| 题名主题： | 电子电路 电路设计 计算机辅助设计 |
|---|
| 中图分类： | TN702.2 |
|---|
| 个人名称等同： | 帕尔尼卡 S. (美) 著 |
|---|
| 个人名称次要： | 夏宇闻 译 |
|---|
| 个人名称次要： | 胡燕祥 译 |
|---|
| 个人名称次要： | 刁岚松 译 |
|---|
| 记录来源： | CN 人天书店 20220308 |
|---|