| ISBN/价格： | 978-7-111-70686-1:CNY135.00 |
|---|
| 作品语种： | chi eng |
|---|
| 出版国别： | CN 110000 |
|---|
| 题名责任者项： | IC芯片设计中的静态时序分析实践/.(美)J.巴斯卡尔(J. Bhasker)，(美)拉凯什·查达(Rakesh Chadha)著/.刘斐然译 |
|---|
| 出版发行项： | 北京:,机械工业出版社:,2022.07 |
|---|
| 载体形态项： | 14,346页:;+图:;+24cm |
|---|
| 一般附注： | IC工程师精英课堂 |
|---|
| 相关题名附注： | 封面英文题名：Static timing analysis for nanometer designs: a practical approach |
|---|
| 提要文摘： | 本书深度介绍了芯片设计中用静态时序分析进行时序验证的基本知识和应用方法，涉及包括互连线模型、时序计算和串扰等在内的影响纳米级电路设计的时序的重要问题，并详细解释了在不同工艺、环境、互连工艺角和片上变化(OCV)下进行时序检查的方法，同时详细介绍了层次化块(Block)、全芯片及特殊I0接口的时序验证，并提供了SDC、SDF及SPEF格式的完整介绍。不管是刚开始使用静态时序分析的初学者，还是精通静态时序分析的专业人士，本书都是优秀的教材或参考资料。 |
|---|
| 并列题名： | Static timing analysis for nanometer designs: a practical approach eng |
|---|
| 题名主题： | IC卡 芯片 设计 |
|---|
| 中图分类： | TN402 |
|---|
| 个人名称等同： | 巴斯卡尔 (美) (Bhasker, J.) 著 |
|---|
| 个人名称等同： | 查达 (美) (Chadha, Rakesh) 著 |
|---|
| 个人名称次要： | 刘斐然 译 |
|---|
| 记录来源： | CN 人天书店 20220812 |
|---|