书目信息 机读格式(MARC)
人工智能硬件加速器设计
| ISBN/价格： | 978-7-121-49475-8:CNY89.00 |
|---|---|
| 作品语种： | chi eng |
| 出版国别： | CN 110000 |
| 题名责任者项： | 人工智能硬件加速器设计/.(美)Albert Chun Chen Liu, (美)Oscar Ming Kin Law著/.王立宁[等]译 |
| 出版发行项： | 北京:,电子工业出版社:,2025.01 |
| 载体形态项： | 11,192页:;+图:;+26cm |
| 丛编项： | 经典译丛.人工智能与智能系统 |
| 提要文摘： | 本书聚焦人工智能处理器硬件设计的算力瓶颈问题,介绍了神经网络处理内核电路与系统的设计目标、优化技术、评价方式,以及应用领域。全书共9章,以人工智能硬件芯片组织架构的核心处理单位“卷积神经网络”在系统架构层面的算力性能提升为目标,在回顾了CPU、GPU和NPU等深度学习硬件处理器的基础上,重点介绍主流的人工智能处理器的各种架构优化技术,包括并行计算、流图理论、加速器设计、混合内存与存内计算、稀疏网络管理,以及三维封装处理技术,以业界公认的测试集与方法为依据,展现不同架构设计的处理器在功耗、性能及成本指标等方面不同程度的提升,探讨优化整体硬件的各种方法。 |
| 并列题名： | Artificial intelligence hardware design challenges and solutions eng |
| 题名主题： | 人工智能 微处理器 硬件 加速器 设计 |
| 中图分类： | TP18 |
| 中图分类： | TP332 |
| 个人名称等同： | 刘峻诚 (美) 著 |
| 个人名称等同： | 罗明健 (美) 著 |
| 个人名称次要： | 王立宁 译 |
| 记录来源： | CN LCTBU 20251009 |