书目信息 机读格式(MARC)
FPGA时序分析和约束
| ISBN/价格： | 978-7-302-69982-8:CNY69.00 |
|---|---|
| 作品语种： | chi |
| 出版国别： | CN 110000 |
| 题名责任者项： | FPGA时序分析和约束/.常建芳编著 |
| 出版发行项： | 北京:,清华大学出版社:,2025.08 |
| 载体形态项： | 196页:;+26cm |
| 提要文摘： | 本书共8章,第1章以生活场景时序例子开篇,介绍FPGA及Vivado编译工具;第2章从建立/保持时间、启动沿/锁存沿等概念切入,分析4种基本时序路径;第3章聚焦时钟分析与约束,涵盖主时钟、抖动、不确定性、延时、虚拟时钟和衍生时钟约束等内容;第4章讲述输入/输出延时约束,依次分析输入延时约束和输出延时约束;第5章阐述时序例外约束的意义,分析伪路径约束、时钟组约束、最大/最小延时约束、多周期路径约束;第6章汇总其他时序约束;第7章设计简单时序工程,涵盖前几章的时序路径并进行约束;第8章总结时序约束技巧,分享作者学习历程。 |
| 题名主题： | 可编程序逻辑阵列 系统设计 |
| 中图分类： | TP332.1 |
| 个人名称等同： | 常建芳 编著 |
| 记录来源： | CN LCTBU 20251012 |